仕事しかしてない

　とりあえずverilogでtaskを書くことにしたので、レジスタにアクセスするtaskなどを書いてテスト…。他の方に詳しい仕様を聞いて動かして…おぉ、動いた動いた。いろいろと使いやすいようにtaskを作ってテストベンチを作るための下準備。やっぱり動くとうれしい。
　これでひとまずテストベンチを書くための環境は出来たかな。これでテストを書いてmakeを実行するとpass/failが分かるような環境が出来た。ちょっとだけ満足。自己満足かもしれないけど。

　他の方々はWindowsな環境でどうしているのか気になるところだけれど、そういうことを書いてるページってあるのかな。不勉強なのでちょっと分からず。ちゃんとテストする人あんまり見たことなかったりして。ASICを作っているような人達はマメだったりするんだろうか。
　一通り出来たのでcommitして撤収。

　帰宅後は資料作りしてたら朝になってた。予定より進みが遅いのでちょっとまずい予感。